Poarta SAU cu diode semiconductoare

În fig. 1 se poate vizualiza un circuit SAU realizat cu diode semiconductoare ce se va analiza în continuare:




Fig.1 Poarta SAU cu diode semiconductoare

Structura circuit:

- 3 Diode semiconductoare: D_1 , D_2, D_3:
  - La intrarea diodelor se aplică trei variabile A, B, C, care din punct de vedere electric reprezintă trei tensiuni, notate V_A , V_B , V_C.
- Rezistenţa R_O → limitare curent
- La ieşire rezultă funcţia V_0.
- Circuitul de ieşire este conectat la o sursă de alimentare negativă, notată V_{OO} .

Toate tensiunile se verifică la un punct comun numit punct de referinţă sau de masă.

Poarta SAU cu diode semiconductoare . Funcţionare logică

- Condiţie preliminară: Pentru a funcţiona corect se adoptă soluţia ca tensiunea de alimentare:
  - $|V_{OO}| > V_H > V_L$
  - V_H – nivel logic superior:
    - $V_H = 3 \div 5V$
  - V_L – nivel logic inferior
    - $V_L = 0V$
  - Ex: $V_{OO} = -15V$
- În analiza funcţionării logice se iau în calcul următoarele scenarii:

a) Se presupune că la toate intrările se aplică nivel logic inferior:

- **$V_A=V_B=V_C=V_L$**

⇨ Între tensiunea V_{00} şi oricare dintre intrări → (V_L), există o cădere de tensiune maximă → 15V.

⇨ D_1, D_2, D_3 → polarizate direct

⇨ Prin D_1, D_2, D_3 va trece un curent direct (I), iar valoarea acestui curent depinde de dimensionarea rezistenţei R_O.

⇨ D_1, D_2, D_3 – sunt în conducţie

- $V_o = V_i - V_D = V_L - V_D$
  - V_D – căderea ce apare pe diode (V_T=0,6V pt diodă de Siliciu) (fig.2)

⇨ Dacă V_D – se poate neglija

- $V_o \cong V_i$

⇨ **$V_o \cong V_L$**




Fig.2 Căderea de tensiune pe diode semiconductoare

b) Se presupune că la toate intrările se aplică nivel logic superior:

- **$V_A=V_B=V_C=V_H$**
  - ⇨ Şi în acest caz între tensiunea de alimentare V_{OO} şi oricare dintre intrări există o diferenţă de potenţial mare:
    - ⇨ D_1, D_2, D_3 – polarizate direct → conducţie
  - ⇨ $V_o = V_H - V_D'$
    - V_D' – se poate neglija
  - ⇨ **$V_o \cong V_H$**

c) Se presupune că la cel puţin o intrare se aplică nivel logic superior V_H, iar la toate celelalte intrări nivel logic inferior V_L:

- **$V_A=V_H$**
- **$V_B=V_C=V_L$**
  - Diferenţa de potenţial cea mai mare este în situaţia în care la diodă s-a aplicat V_H:
    - ⇨ Dioda D_1 – polarizată direct → conducţie
    - ⇨ D_2, D_3 – polarizate invers → blocate ($V_B=V_C=V_L$)
  - V_o – va fi dată de dioda în conducţie
  - ⇨ $V_o = V_H - V_D''$
    - Dacă se consideră că V_D'' – se poate neglija
  - ⇨ **$V_o \cong V_H$**

d) Dacă se iau în considerare oricare alte variante:

- **$V_A = V_L$** **$V_A = V_L$**
- **$V_B = V_H$** **$V_B = V_L$**
- **$V_C = V_L$** **$V_C = V_H$**

Întreg sistemul se comportă la fel ca şi în cazul anterior (c). Se discută doar despre comportamentul altor Diode ce ar fi în conducţie sau blocate, conform cazului analizat.

Concluzie:

- Potenţialul de la ieşire este egal cu potenţialul cel mai mare aplicat la intrare.
- În urma analizei făcute se pot concretiza rezultatele obţinute într-un tabel.

V_A	V_B	V_C	V_o
V_L	V_L	V_L	V_L
V_L	V_L	V_H	V_H
V_L	V_H	V_L	V_H
V_L	V_H	V_H	V_H
V_H	V_L	V_L	V_H
V_H	V_L	V_H	V_L
V_H	V_H	V_L	V_H
V_H	V_H	V_H	V_H

Tabel 1. Poata SAU– Tabelul de tensiuni

- Ca şi în cazul discutat la Poarta ŞI, tabelul de tensiuni se converteşte într-un tabel de adevăr:
  - Nivelele de la ieşire se înlocuiesc cu variabile
  - Funcţia de la ieşire se înlocuieşte cu logica corespunzătoare porţii SAU:
    - Logica pozitivă:
    - V_H → „1” ▪ $V_L = 0$ V
    - V_L → „0” ▪ $V_H = 5$ V

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

⇨ **F = A+B+C**

„SAU”

Tabel 2. Poata SAU – Tabelul de adevăr pentru logica pozitivă

- Dacă se aplică logica negativă (se foloseşte mai rar, însă posibil):
  - V_H → „0” ▪ $V_L = 0$ V
  - V_L → „1” ▪ $V_H = -5$ V
  - **$F = A \cdot B \cdot C$**

A	B	C	F
1	1	1	1
1	1	0	0
1	0	1	0
1	0	0	0
0	1	1	0
0	1	0	0
0	0	1	0
0	0	0	0

⇨ **F = A·B·C**

„ŞI”

Tabel 3. Poata SAU – Tabelul de adevăr pentru logica negativă

Concluzii :

- În funcţie de logica adoptată aceste circuite realizează funcţii „SAU” sau complementar „ŞI”.
- Logica negativă se foloseşte foarte rar!
- În continuare discuţiile se vor axa pe logica pozitivă, deoarece la ora actuală majoritatea circuitelor lucrează cu această logică.

Poarta SAU cu diode semiconductoare. Funcţionare electronică

- Funcţionare electronică => Dimensionarea corectă a circuitului.
- Se aplică acelaşi principiu, şi anume:
  - Întotdeauna un circuit numeric se proiectează în cazul cel mai defavorabil !

Se consideră în continuare următorul scenariu: O poartă P_1 cu 3 intrări intrări A, B, C ce realizează funcţia SAU ce trebuie să comande o Sarcină (reprezentare simbolică în fig.3). Sarcina poate fi o poartă identică sau nu, ori alt dispozitiv electronic.




Fig.3 Poarta P_1 comandă Sarcină




Fig.4 Poarta SAU cu diode – reprezentare curenţi

- Condiţia de funcţionare :
  - Necesar să se genereze curent de sarcină $I_S \rightarrow$ suficient a.î. o poartă să poată comanda alte n porţi.

- Curentul de sarcină I_S este furnizat de curentul I_{R_O} care trece prin rezistenţa R_O.
- Cazul cel mai defavorabilpresupune îndeplinirea condiţiei :
  - $I_{R_O} \geq I_S$.
    - Pentru ca circuitul să poată furniza un curent de sarcină→ I_S
- Pentru analiza funcţionării electronice , interesează situaţia în care $I_{R_O} \rightarrow$ minim.
  - $I_{R_O} = \frac{V_o - V_{OO}}{R_O}$

În funcţionarea logică s-a analizat şi a rezultat că tensiunea la ieşire poate avea două valori: $V_o = V_H$ sau $V_o = V_L$

Astfel că, $I_{R_A} \rightarrow$ minim dacă: $(V_0 - V_{OO}) \rightarrow$ minim.

Aşadar condiția cea mai defavorabilă este atunci când:

- $V_o = V_L$

Înlocuind în relaţiile (1) şi (2):

- $\frac{V_L - V_{OO}}{R_O} \geq I_S$..

În acest mod , Circuitul se poate dimensiona:

$$\Rightarrow R_O \leq \frac{V_L - V_{OO}}{I_S} \qquad (3)$$

Dacă circuitul → astfel dimensionat încât să fie îndeplinită condiţia (3)

- Funcţionare corectă d.p.d.v. electronic.

Dacă circuitul este astfel dimensionat încât să fie îndeplinită condiţia (3) va rezulta că va avea o funcţionare corectă d.p.d.v. electronic.

Pentru condiţii de funcţionare / proiectare mai severe este absolut necesară analiza tuturor factorilor ce pot influenţa funcţionarea circuitului în cazul cel mai defavorabil, din relaţia (3):

1. Rezistenţa $R_O \rightarrow$ Toleranţa
2. Tensiunea de alimentare V_{OO} .

- I_s = curent de sarcină – cunoscut (sarcina este o altă poartă sau alte n porţi)
- *Elemente variabile:*
  - R_{O_N} =rezistență nominală;
- Toate rezistenţele faţă de valoarea nominală au o toleranţă specifică , notată:
  - $t_r \rightarrow \pm 10\%\ R_{O_N}$;

Cu cât toleranţa este mai mică, cu atât preţul rezistenţei este mai mare.

Pentru a obţine o rezistenţă fixă preţul ar fi foarte mare, însă circuitele numerice au preţul foarte mic, deoarece sunt proiectate în cazul cel mai defavorabil.

- $R_O = R_{O_N} \pm t_r$ (se poate constata în laborator cum este scris pe rezistenţă)

Cazul cel mai defavorabil:

- Rezistenţa $R_O \rightarrow$ trebuie să aibă valori maxime în câmpul de toleranţă:
  - $R_O = R_{O_N}(1 \pm t_r)$;

Curentul de ieşire mai este influenţat şi de tensiunea de alimentare V_{OO} şi puţin probabil ca toate circuitele să aibă aceeaşi tensiune de alimentare, astfel încât şi în cazul lor sunt acceptate anumite toleranţe specifice de lucru, notate t_u :

- $t_u \rightarrow \pm 10\% \, V_{OO_N}$;

Cazul cel mai defavorabil:

- Tensiunea $V_{OO} \rightarrow$ trebuie să aibă valori maxime în câmpul de toleranţă:
  - $V_{OO} = V_{OO_N}(1 \pm t_u)$

Toate aceste aspecte legate de toleranţe, trebuie integrate în relaţia de dimensionare a rezistenţei luând în considerare cazul cel mai defavorabil:

$$\Rightarrow \mathbf{R_0 \leq \frac{V_L + V_{00}}{I_S}}$$

- Cazul cel mai defavorabil , dacă se ţine cont de toleranţe şi de alte evenimente ce pot influenţa funcţionarea:

$$\Rightarrow R_{O_N}(1 \pm t_r) \leq \frac{V_L + V_{OO}(1 \pm t_u)}{I_S}$$

(-) Înfluenţează situaţia

(+) Îngreunează situaţia

⇨ Într –o relaţie matematică nu poate fi şi „+” şi „-”

- Trebuie analizat pentru a găsi cea mai defavorabilă condiţie:

$$\Rightarrow R_{O_N} \leq \frac{V_L + V_{OO}(1 + t_u)}{I_S(1 - t_r)} \quad (4)$$

➢ Termenul trebuie să fie cel mai mic

Observaţie:

Circuitul prezentat este simplu, în sensul că există o singură rezistenţă R_O care trebuie dimensionată, însă dacă există mai multe rezistenţe este absolut necesar ca toate să fie dimensionate ţinând cont de situaţia cea mai defavorabilă în care va putea funcţiona circuitul respectiv.

După ce s-a terminat cu dimensionarea rezistenţei R_O în situaţia în care poarta P_1 comandă o sarcina oarecare, fie tot o poarta , fie alt dispozitiv electronic , se trece la etapa următoare şi anume:

Se consideră în continuare în fig.5 că poarta P_1 → comandată la rândul ei de o altă poarta P_2 la una din intrări. Se presupune că celelalte intrări sunt comandate de alte porţi. Şi în acest caz se face precizarea că poarta P_2 trebuie dimensionată la rândul ei.




Fig.5 Poarta P_2 comandă poarta P_1

Aşadar, în proiectare se dimensionează din aproape în aproape toate circuitele de la ieşire spre intrare: circuitul de la ieşire comandă întodeauna alt circuit (ex. mufă, etc) .

Pentru ca P_1 să funcţioneze trebuie determinat curentul de intrare (I_{int}) al acestei porţi , curent ce generează curent de sarcină (I_S) pentru P_2. Curentul de intrare (I_{int}) este dat tot de rezistenţa R_O : (I_{R_O}).

Cazul cel mai defavorabil pentru funcţionare circuit este considerat atunci când curentul de intrare (I_{int}) este maxim ($I_{int_{max}}$) , şi anume atunci când tot curentul $I_{R_O}{}'$ se închide printr-o diodă. Practic se analizează situaţia în care o diodă conduce, iar celelalte două sunt blocate.

Pentru o mai bună înţelegere se aminteşte situaţia particulară din descrierea funcţionării logice a porţii SAU (fig 4) în care:

- $V_C=V_H$ → D_3 - conduce
- $V_A=V_B=V_L$ → D_1 , D_2 - blocate

▪ $I_{int_{max}}$ → poate fi şi mai mare atunci când:

- Se adaugă şi curenţii reziduali (I_0) din cele 2 diode blocate:

- $I_{int_{max}} = I'_{R_O} + (n-1)\, I_0$ (5)

- n → numărul de intrări
- $I'_{R_O} = \frac{V_C - V_{OO}}{R_O}$;
- I'_{R_O} - maxim când diferența de potențial e maximă (V_C=V_H);

$$I'_{R_O} = \frac{V_H - V_{OO}}{R_O}$$

- Cazul cel mai defavorabil → Condiţia de funcţionare corectă atât d.p.d.v. logic cât si electronic :
- Din (5) => $I_{int_{max}} = \underbrace{\frac{V_H - V_{OO}}{R_O}}_{I'_{R_O}} + (n-1)I_0$ (6)

Curentul rezidual I_o depinde de temperatură la care lucrează dioda şi creşte liniar odată cu ea , se poate urmări în fig.6. Se menţionează faptul că valoarea respectivă se găseşte în foile de catalog .




Fig.6 Curentul rezidual funcţie de temperatură

Cum se alege curentul maxim?

- Se ştie că o poarta respectivă lucrează la o anumită temperatură maximă :
  - ⇨ I_{0max} => limita superioară la care poate lucra un circuit
    - O soluţie ar fi instalarea ventilatoarelor de răcire pentru a funcţiona în condiţii normale de lucru.

De interes este în continuare să se ştie cum se proiectează un circuit numeric (calculator) în funcţie de condiţiile de funcţionare?

Se poate remarca în acest caz o mare problemă: dacă se compară curentul de ieşire cu cel de intrare va rezulta că este subunitar :

- $E = \frac{I_{out}}{I_{int}}$; E – notat eficienţa (7)
- $I_o = I_S = \frac{V_L - V_{OO}}{R_O}$
- $I_{int_{max}} = \underbrace{\frac{V_H - V_{OO}}{R_A}}_{I'_{R_O}} + (n-1)I_0$

Se înlocuiesc termenii în relaţia (7):

- $E = \frac{I_{out}}{I_{int}} = \frac{\frac{V_L - V_{OO}}{R_O}}{\frac{V_H - V_{OO}}{R_O} + (n-1)I_0}$;

→ se poate elimina

Deoarece:

⇨ Deoarece: $\frac{V_L - V_{oo}}{R_O} < \frac{V_H - V_{OO}}{R_O}$

⇨ $\mathbf{E = \frac{I_{out}}{I_{int}} < 1}$

Observaţie:

Nu este în regulă ca un curent de intrare să fie mai mic decât un curent de ieşire (anomalie) . De obicei cel care comandă trebuie să fie mai puternic!

Dezavantaj:

Este asigurată funcţia logică, dar nu sunt asigurate compatibilităţi de nivel logic şi nu este asigurat un curent de ieşire mai mare. Practic, o poartă identică nu poate comanda o altă poartă identică cu ea: P_2 nu poate comanda P_1. În acest caz, poarta P_2 - trebuie redimensionată!

Pentru a înlătura acest dezavantaj, ar mai trebui adăugat un Amplificator pentru a creşte curentul de ieşire:

⇨ Soluţie: se adaugă un Tranzistor (fig.7)




Fig.7 Amplificator montat pe ieşirea porţii SAU

Exemplu:

Pentru circuitul din fig.5, se dau valorile:

- $V_L = 0V$
- $V_H = 5V$
- $V_{00} = -15V$
- $R_D = 20\Omega$
- $R_I = \rightarrow\infty\ I_0 = 0$
- $V_T = 0{,}6V$
- $R_0 = 4\ K\ \Omega$

Se cere să se afle tensiune la ieşireV_0 =?

Scenarii:

a) Se presupune că la toate intrările se aplică nivel logic inferior:

- $V_A=V_B=V_C=V_L$
  - Între tensiunea V_{AA} şi oricare dintre intrări → (V_L):
    - există o cădere de tensiune maximă → 10V.

$\Rightarrow$ D_1, D_2, D_3 → conducţie

În fig. 8 se va prezenta schema echivalentă pentru diodele în conducţie:




Fig.8 Schema echivaenta circuitului din fig.4

- $I_{R_O} = \frac{V_o - V_{oo}}{R_o}$
- $I_{R_O} = I_1 + I_2 + I_3$

$\Rightarrow$ $V_0 = -0{,}685V$

- $I_1 = \frac{V_A - V_T - V_0}{R_D}$
- $I_2 = \frac{V_B - V_T - V_0}{R_D}$
- $I_3 = \frac{V_C - V_T - V_0}{R_D}$

→ =0V

⇒ Faţă de intrare (V_i = 0 V) → La ieşire se obţine o tensiune $V_0 \approx [V_L - V_T]$:

- V_T = 0,6 V (tensiunea de prag)

b) Se presupune că la toate intrările se aplică nivel logic superior:

- $V_A = V_B = V_C = V_H$
  - Între tensiunea V_{oo} (-15V) şi oricare dintre intrări → (V_H):
    - ➢ există o cădere de tensiune maximă .

⇒ D_1, D_2, D_3 → conducţie

Schema echivalentă pentru diodele în conducţie va fi tot ca şi în fig.8.

- $I_{R_O} = \frac{V_o - V_{oo}}{R_o}$
- $I_{R_O} = I_1 + I_2 + I_3$

⇒ V_0 = 4,35V

- $I_1 = \frac{V_A - V_T - V_0}{R_D}$
- $I_2 = \frac{V_B - V_T - V_0}{R_D}$
- $I_3 = \frac{V_C - V_T - V_0}{R_D}$

→ =5V

⇒ Faţă de intrare (V_i = 0 V) → La ieşire se obţine o tensiune $V_0 \approx [V_H - V_T]$:

- V_T = 0,6 V (tensiunea de prag)

c) Se presupune că o intrare se aplică nivel logic superior, iar la celelalte nivel logic inferior:

- $V_A = V_B = V_L$ ⇒ D_1, D_2, → blocate
- $V_C = V_H$ ⇒ D_3 → conducţie

În fig. 9 se va prezenta schema echivalentă pentru dioda D_3 → blocată, fiind înlocuită cu rezistenţa inversă R_i , respectiv pentru diodele D_1 , D_2 → în conducţie fiind înlocuite cu rezistenţa direct R_D şi căderea de tensiune V_T de pe fiecare diodă în parte.




Fig.9 Schema echivaenta circuitului din fig.4

- $I_{R_O} = \frac{V_o - V_{oo}}{R_o}$
- $I_{R_O} = I_0 + I_0 + I_3$

$\Rightarrow V_0 = 4{,}35V$

$I_0 = 0$

$I_3 = \frac{V_C - V_T - V_0}{R_D}$; $V_C = 5V$

- $I_{R_o} = I_3$

- Faţă de intrare ($V_i = 0$ V) → La ieşire se obţine o tensiune $V_0 \approx [V_H - V_T]$:
  - $V_T = 0{,}6$ V (tensiunea de prag)

Observaţie:

- Poarta SAU introduce o deplasare de nivel spre valori negative ≈ tensiunea de prag V_T (fig.11)

Dezavantaj:

- Este asigurată funcţia logică, dar:
  - NU → asigurate compatibilităţi de nivel logic:
    - Poarta SAU introduce o deplare de nivel spre valori negative ≈ V_T
  - NU → asigurat un curent de ieşire mai mare:
    - $E = \frac{I_{out}}{I_{int}} < 1$
- Practic, o poartă identică nu poate comanda o altă poartă identică cu ea:

- P_2 nu poate comanda P_1:
  - P_2 - trebuie redimensionată!

- Pentru a înlătura acest dezavantaj, ar mai trebui adăugat un Amplificator pentru a:
  - Creşte curentul de ieşire;
  - Asigura compatibilitatea nivelelor logice.
    - ⇨ Soluţie: se adaugă un Tranzistor

Parametrii dinamici - Poarta SAU

Parametrii dinamici sunt influenţaţi în mod hotărâtor de aşa numita capacitate parazită C_p , formată din capacitatea de ieşire a porţii SAU → construită din diode , reprezentată simbolic în fig.11..

- Capacitatea se comportă întotdeauna cel mai bine dacă:
  - plasată la ieşirea unui circuit.
- Orice circuit are o capacitate de ieşire:
  - orice circuit are un comportament capacitiv.




Fig.10 Poarta SAU - cu capacitate parazită pe ieşire




Fig.11 Semnal impuls şi Timpii de tranziţie pentru Poarta SAU

Se va lua din nou în calcul situaţia cea mai defavorabilă în care trebuie să funcţioneze circuitul, şi anume atunci când cel puţin o diodă este în conducţie , astfel încât capacitatea parazită se încarcă prin diodă şi se descarcă pri rezistenţa R_O.

⇨ $t_r = R_D \cdot C_p \cdot ln \frac{V_H - 0{,}1(V_H - V_L)}{V_H - 0{,}9(V_H - V_L)}$;

⇨ $t_c = R_O \cdot C_p \cdot ln \frac{V_O - 0{,}9(V_H - V_L)}{V_O - 0{,}1(V_H - V_L)}$

➢ Fiind diodele limitate până la V_L, altfel s-ar descărca până la $|V_{OO}|$;

Observaţie:

La circuitele logice, pe lângă aceşti doi timpi **(t_r, t_c)**, numiţi şi ***timpi de tranziţie***, mai interesează şi timpii în care se produce efectul, şi anume :

Poarta interpretează valoarea de la intrare şi răspunsul cu o anumită întârziere, dar numai în situaţia în care depinde de tensiunea de prag (fig.12).

⇨ Timpii de răspuns ai circuitului (timpi de inerţie), numiţi şi ***timpi de propagare, notaţi cu t_{pLH}, t_{pHL}.***

Ca şi proiectanţi ne interesează în cât timp se propagă semnalul de la intrare până la ieşire! Aceşti parametrii sunt esenţiali pentru definirea circuitului integrat, iar pentru a fi în regulă, timpii de propagare trebuie să fie mici!

Pentru a arăta modul de calcul al timpilor de propagare se ia ca şi exemplu situaţia unei porţi ŞI construite din diode , reprezentată în fig.12.




Fig.12 Timpii de propagare pentru poarta ŞI/SAU

Si timpii de propagare sunt influenţaţi de constanta de timp RC:

- $t_{pLH} = R_A \cdot C_p \cdot \ln \frac{V_{AA} - 0{,}1(V_H - V_L)}{V_{AA} - V_T}$;
- $t_{pHL} = R_D \cdot C_p \cdot \ln \frac{V_L - 0{,}9(V_H - V_L)}{V_L - V_T}$

Concluzii:

Se imaginează că într-un procesor sunt sute de mii de porţi logice:

- Dacă se calculează timpii pentru toate ar fi necesar foarte mult timp de lucru.
- Dacă ar fi egali aceşti timpi, lucrurile s-ar simplifica .

Tendinţa este de a se rezolva repede astfel de situaţii, nu de a face sume de timpi, deoarece ar rezulta multe erori!

- Lucrurie trebuie simplificate şi rezolvate cât mai simplu, profesional şi corect!

Avantaje/Dezavantaje ale circuitelor cu diode

- *Dioda semiconductoare* – singurul dispozitiv cu ajutorul căruia se generează funcţii logice => Utilizare în circuitele numerice
- *Funcţionare logică corectă* => trebuie găsite diode în care căderile de tensiune să fie cât mai mici (Obs: Nu e posibil!)
- Dacă se folosesc doar porţi formate din diode => Apar disfuncţionalităţi:
    - ⇨ Poarta ŞI/SAU comandă altă poartă şi apoi alta => Întârzieri => Nu se mai identifică tensiunea de prag V_T
    - ⇨ Dioda semiconductoare repetă tensiunea de la o bornă la alta:
        - ⇨ Nu are putere de a comanda suficiente porţi!
- *Funcţionare electronică* => Dimensionare corectă
- Calculatorul este format din porţi logice – semnalul se propagă din poartă în poartă :
    - ⇨ Proiectarea circuitelor logice se face astfel încât calculatorul să funcţioneze în cazul cel mai defavorabil!
- În proiectare se porneşte de la ieşire la intrare: circuitul de la ieşire comandă întotdeauna alt circuit (ex. mufă, etc):
    - ⇨ Necesară asigurarea unui *curent de sarcină* ce trebuie comandat!
- Un circuit numeric trebuie să funcţioneze correct atât d.p.d. v, logic, cât şi electronic!
- Poarta ŞI/SAU cu diode - funcţionare:
    - Logică – Corect
    - Electronică – Probleme
        - Curent ieşire < Curent intrare:
            - ⇨ Poarta ŞI/SAU nu poate comanda altă poartă ŞI/SAU!
        - Nivelele logice aplicate la intrare sunt deplasate (pentru V_L /V_H cu ≈ 0,6V- faţă de tensiunea de prag) :
            - ⇨ Poarta ŞI – deplasare spre valori pozitive;
            - ⇨ Poarta SAU – deplasare spre valori negative;
    - Valorile logice de la ieşire diferă de cele de la intrare:
        - ⇨ Interpretare eronată de următoarea poartă ŞI/SAU.

- **Soluţie:**
  - ⇨ Adăugare TRANZISTOR (dispozitiv putere):
    - ✓ Reface nivelele de tensiune;
    - ✓ Amplifică curentul de ieşire
- Circuitele integrate se împart pe Familii (pentru a fi compatibile între ele):
  - DTL = circuite logice cu diode, tranzistor logic
  - TTL = circuite logice cu tranzistoare, tranzistoare logice
  - ECL = circuite logice cuplate în emitor
  - MOS = metal oxid semiconductor
  - CMOS = MOS complementar
  - BiCMOS = CMOS binary
  - CCD = dispozitive cuplate în sarcină
  - I^2L = circuite logice cu injecție de curent
    - ⇨ Circuitele din aceeași familie au:
      - ✓ Nivele logice compatibile la intrare și la ieșire
- Circuitele integrate numerice se impart în:
  - Tehnologie bipolară:
    - ⇨ Curentul e format atât din sarcină pozitivă, cât si negativă;
  - Tehnologie unipolară:
    - ⇨ Curentul e format dintr-un singur tip de sarcină(fie pozitivă, fie negativă)
  - Fără componente electrice: CCD, I^2L
  - Mixtă: BiCMOS